Method for forming metal line of semiconductor device

반도체 소자의 금속 배선 형성 방법

Abstract

본 발명은 반도체 소자의 금속 배선 형성 방법에 관한 것으로, 본 발명의 실시예에 따른 반도체 소자의 금속 배선 형성 방법은, 반도체 기판상에 하부 금속 패턴을 형성하는 단계; 상기 하부 금속 패턴을 포함한 반도체 기판상에 절연막을 형성한 후, 그 위에 비아홀 형성용 제1 감광막 패턴을 형성하는 단계; 상기 제1 감광막 패턴을 마스크로 상기 절연막을 선택적으로 제거하되, 상기 하부 금속 패턴이 노출되지 않도록 상기 절연막을 일정 두께만큼 남겨서 미완성 비아홀을 형성하는 단계; 상기 제1 감광막 패턴을 제거한 후, 상기 비아홀 주위의 절연막상에 다마신 패턴 형성용 제2 감광막 패턴을 형성하는 단계; 상기 제2 감광막 패턴을 마스크로 상기 절연막을 선택적으로 제거하여 상기 하부 금속막 패턴을 노출시키는 다마신 패턴을 형성하는 단계; 및 상기 제2 감광막 패턴을 제거한 후 다마신 패턴 내부에 금속 물질을 매립하여 다마신 콘택에 의한 금속 배선을 형성하는 단계;를 포함한다. 비아, PR, 다마신, 배선,

Claims

Description

Topics

Download Full PDF Version (Non-Commercial Use)

Patent Citations (0)

    Publication numberPublication dateAssigneeTitle

NO-Patent Citations (0)

    Title

Cited By (2)

    Publication numberPublication dateAssigneeTitle
    KR-101107229-B1January 25, 2012매그나칩 반도체 유한회사Method of Forming Metal Interconnect of the Semiconductor Device
    KR-101139484-B1May 02, 2012에스케이하이닉스 주식회사Method of Fabricating Semiconductor Device